پایگاه علمی سعید سان دانلود رایگان مقالات علمی کنفرانس و ژورنال
دانلود اصل مقاله لاتین و ترجمه فارسی حلقه قفل فاز (PLL) براساس حذف هارمونیک‌های انتخابی برای کاربردهای بهره‌برداری حلقه قفل شده در فاز
چکیده– حلقه‌های قفل شده فاز (PLL) به طور گسترده در تجهیزات الکترونیکی متصل به شبکه کاربرد دارند. استفاده از یک اسیلاتور کنترل‌شده با ولتاژ مربع‌شکل به جای بک اسیلاتور سینوسی نیاز به یک ضرب‌کننده را کاهش داده، منجر به یک الگوریتم ساده PLL میشود که برای پردازنده‌های کم‌هزینه نیز مناسب است. علیرغم سادگی آن، ولتاژهای معوج شبکه باعث خطای حالت دائم فاز می‌شوند. این مقاله کاربرد یک شکل‌موج مربعی اصلاح‌شده را ارائه می‌دهد که از روش حذف هارمونی انتخابی (SHE) بدست آمده است تا مشکل خطای فاز حل شود. نتایج شبیه‌سازی و تجربی تست‌های حالت دائم و گذرا ارائه می‌شوند تا اعتبار روش‌های تکفاز و سه‌فاز SHE-PLL به اثبات برسد. تست‌های انجام شده با یک آرایش درگاه قابل برنامه‌نویسی[1] (FPGA) نشان می‌دهند که پاسخ دینامیکی روش ارائه شده مشابه PLL کلاسیک است اما پیکربندی ساده‌ای دارد.
عبارات شاخص- آرایش‌های با درگاه قابل برنامه‌نویسی (FPGA)، حلقه‌های قفل فاز (PLL)، الکترونیک قدرت.
- مقدمه
حلقه‌های قفل فاز (PLL ها) به طور گسترده در مخابرات، کنترل، اتوماسین و سیستم‌های ابزار دقیق به کار می‌روند تا سنکرون‌سازی[2] سیگنال حاصل شود. اخیرا، PLL ها کاربردهای مختلفی را در تجهیزات الکترونیک قدرت متصل به شبکه یافته‌اند: 1) برای هماهنگی مدارهای آتش‌زنه تریستور [1]؛ 2) برای تبدیل متغیرها بین قاب مرجع‌های ساکن و گردشی سنکرون [2]، [3]؛ 3) برای محاسبه اغتشاشات سیستم قدرت در سیستم‌های پایش کیفیت توان [4]، [5]؛ و 4) برای محاسبه سیگنال‌های مرجع برای حلقه‌های داخلی کنترل در منابع غیرقابل قطع توان [5]، و مبدل‌های توان به کار رفته در سیستم‌های توزیع انرژی [3]، [7]، منجمله سیستم‌های بادی و فوتوولتائیک [8]. در این کاربردها، PLL زاویه فاز و فرکانس ولتاژ اصلی شبکه را تشخیص می‌دهد. از طرف دیگر، PLL های سه‌فاز مولفه توالی مثبت را حتی برای شبکه‌های معوج و نامتعادل تشخیص می‌دهند [3]، [20]- [9].
[1] Field-Programmable Gate Array
[2] هماهنگ‌سازی، همزمان‌سازی
Phase-Locked Loop Based on Selective Harmonics
Elimination for Utility Applications
Naji Rajai Nasri Ama, Fernando Ortiz Martinz, Lourenc ¸o Matakas, Jr., and Fuad Kassab Junior, Member, IEEE
Abstract—Phase-locked loops (PLL) are widely used in power
electronics equipment connected to the mains. The use of a square
wave voltage-controlled oscillator instead of a sinusoidal one eliminates one multiplier, resulting in a simple PLL algorithm, suitable
for low-cost processors. In spite of its simplicity, distorted grid
voltages cause steady-state phase error. This paper proposes the
use of a modified square waveform obtained by the selective harmonics elimination (SHE) method to solve the phase error problem. Simulation and experimental results for the steady state and
the transient tests are presented to validate the proposed singlephase and three-phase SHE-PLL methods. The tests using a fieldprogrammable gate array show that the dynamic response of the
proposed method is similar to that of classical PLL, with a simpler
implementation.
Index Terms—Field-programmable gate arrays (FPGA), phaselocked loops (PLL), power electronics.
این فایل ورد ترجمه در 23 صفحه و فایل اصلی pdf مقاله در 10 صفحه به خدمتتون ارائه میشود.